本發(fā)明屬于存內(nèi)計算相關(guān)，更具體地，涉及一種應(yīng)用于rram存算陣列的讀寫復(fù)用電路及rram存算系統(tǒng)。

背景技術(shù)：

1、隨著大數(shù)據(jù)與人工智能等技術(shù)的飛速發(fā)展，加速了對現(xiàn)有科學(xué)問題的研究，尤其是在諸如氣象預(yù)報、航天技術(shù)、地震預(yù)測等領(lǐng)域的廣泛應(yīng)用，其中存在大量的矩陣運算操作，對現(xiàn)有計算平臺的性能和可靠性提出了更高的要求。當(dāng)前計算平臺面對日益增長的科學(xué)計算的需求，需要在足夠的能效要求下，朝著高精度和高速率兩個目標(biāo)提升。其中，以阻變存儲器（resistive?random?access?memory，rram）為代表的，基于憶阻器的存算一體（computing-in-memory,?cim）技術(shù)因其在提供低延遲方面的顯著優(yōu)勢，成為當(dāng)前計算架構(gòu)研究的重要方向之一。

2、基于憶阻器陣列的cim架構(gòu)相比較于傳統(tǒng)的馮諾依曼架構(gòu)，通過直接在存儲單元內(nèi)進行計算，有效避免了存儲單元與計算單元分離引起的互連總線開銷，而互連總線之間存在的時延和無源損耗等寄生效應(yīng)也是制約馮諾依曼架構(gòu)速率和能效提升的關(guān)鍵瓶頸，因此cim架構(gòu)更能滿足未來的算力能效發(fā)展趨勢。而其中，基于rram的憶阻單元得益于其多值存儲與高密度等特點，更有望實現(xiàn)大規(guī)模的存算陣列，成為當(dāng)前cim架構(gòu)研究的重要存算介質(zhì)之一。

3、目前，針對大規(guī)模rram陣列的片上寫入電路普遍采用預(yù)充電的寫入方式，以避免陣列中大量的無源寄生電容和寄生電阻對高速讀寫時的信號完整性造成影響，但目前的方式僅能對單個rram器件進行寫入，無法滿足對大規(guī)模陣列的高效寫入需求。其次，寫入與計算電路的分離也帶來了額外的面積和功耗開銷。當(dāng)下缺乏一個高效的片上讀寫外圍電路對以rram為代表的憶阻器陣列進行權(quán)重寫入與數(shù)據(jù)計算。因此，如何針對rram大規(guī)模陣列設(shè)計一個讀寫外圍電路，即能實現(xiàn)對rram陣列進行高效權(quán)重寫入，而又實現(xiàn)對數(shù)據(jù)計算，成為推動基于rram憶阻器的高能效存算芯片成熟的關(guān)鍵問題之一。

技術(shù)實現(xiàn)思路

1、針對現(xiàn)有技術(shù)的以上缺陷或改進需求，本發(fā)明提供了一種應(yīng)用于rram存算陣列的讀寫復(fù)用電路及rram存算系統(tǒng)，其目的在于可以實現(xiàn)權(quán)重的并行寫入，提高權(quán)重寫入效率，且使得寫入模式與計算模式下復(fù)用同一電路，降低了芯片面積開銷。

2、為實現(xiàn)上述目的，按照本發(fā)明的一個方面，提供了一種應(yīng)用于rram存算陣列的讀寫復(fù)用電路，其包括：位線控制模塊和信號線控制模塊；

3、所述位線控制模塊包括位線驅(qū)動選擇電路和m個位線鉗位驅(qū)動電路，每個所述位線鉗位驅(qū)動電路包括依次連接的位線數(shù)模轉(zhuǎn)換器、位線驅(qū)動電路和解復(fù)用器，所述位線驅(qū)動選擇電路受控于位線驅(qū)動選通信號以啟動所需的位線驅(qū)動電路，所述解復(fù)用器為單輸入多輸出的選擇器且其不同的輸出端用于連接至存算陣列中不同的位線，所述解復(fù)用器受控于位線選通信號以接通對應(yīng)的位線驅(qū)動電路至目標(biāo)位線，所述位線鉗位驅(qū)動電路用于接收外部的位線數(shù)字信號，位線數(shù)字信號經(jīng)對應(yīng)的位線鉗位驅(qū)動電路中的所述位線數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為模擬電壓后再經(jīng)所述位線驅(qū)動電路和解復(fù)用器加載至目標(biāo)位線；

4、所述信號線控制模塊包括信號線驅(qū)動選擇電路和k個信號線鉗位驅(qū)動電路，每個所述信號線鉗位驅(qū)動電路包括信號線數(shù)模轉(zhuǎn)換器、復(fù)用器和信號線驅(qū)動電路，所述復(fù)用器和信號線驅(qū)動電路一一對應(yīng)連接，所述信號線驅(qū)動選擇電路受控于信號線驅(qū)動選通信號以啟動所需的信號線驅(qū)動電路，所述復(fù)用器為多輸入單輸出的選擇器且其不同的輸入端用于連接至存算陣列中不同的信號線，所述復(fù)用器受控于信號線選通信號以接通目標(biāo)信號線至對應(yīng)的信號線驅(qū)動電路，所述信號線數(shù)模轉(zhuǎn)換器用于接收外部輸入的信號線數(shù)字信號并將其轉(zhuǎn)換為模擬電壓信號后經(jīng)所述信號線驅(qū)動電路和復(fù)用器加載至目標(biāo)信號線，各目標(biāo)信號線的電流經(jīng)所述復(fù)用器輸入對應(yīng)的信號線驅(qū)動電路后轉(zhuǎn)換為輸出電壓；

5、其中，m和k均為大于1的正整數(shù)。

6、可選地，k個信號線鉗位驅(qū)動電路共用一個信號線數(shù)模轉(zhuǎn)換器，所述信號線數(shù)模轉(zhuǎn)換器輸出的模擬電壓信號分別與k個信號線驅(qū)動電路連接。

7、可選地，所述位線選通信號和所述信號線選通信號均為多比特的數(shù)字信號，所述解復(fù)用器對所接收到的所述位線選通信號進行譯碼并根據(jù)譯碼結(jié)果接通至目標(biāo)位線；所述復(fù)用器對所接收到的所述信號線選通信號進行譯碼并根據(jù)譯碼結(jié)果接通至目標(biāo)信號線。

8、可選地，所述位線驅(qū)動選通信號為m_1比特數(shù)字信號，所述信號線驅(qū)動選通信號為m_2比特數(shù)字信號，m_1和m_2均為大于0的正整數(shù)；

9、所述位線驅(qū)動選擇電路包含譯碼器和或門，其中：其譯碼器用于對所接收到的m_1比特位線驅(qū)動選通信號進行譯碼，譯碼器的2m_1個不同的輸出端一一對應(yīng)連接至2m_1個不同或門的輸入端，2m_1個不同的或門與2m_1組位線驅(qū)動電路一一對應(yīng)，通過每個或門的輸出結(jié)果控制對應(yīng)組位線驅(qū)動電路的啟動，每組位線驅(qū)動電路包含m/2m_1個位線驅(qū)動電路；

10、所述信號線驅(qū)動選擇電路包含譯碼器和或門，其中：其譯碼器用于對所接收到的m_2比特信號線驅(qū)動選通信號進行譯碼，譯碼器的2m_2個不同的輸出端一一對應(yīng)連接至2m_2個不同或門的輸入端，2m_2個不同的或門與2m_2組信號線驅(qū)動電路一一對應(yīng)，通過每個或門的輸出結(jié)果控制對應(yīng)組信號線驅(qū)動電路的啟動，每組位線驅(qū)動電路包含k/2m_2個信號線驅(qū)動電路；

11、所述位線驅(qū)動選擇電路和所述信號線驅(qū)動選擇電路中的所有或門的另一個輸入端用于接入模式選擇電平，當(dāng)選擇權(quán)重寫入模式時，所述模式選擇電平為低電平，當(dāng)選擇計算模式時，所述模式選擇電平為高電平。

12、可選地，所述位線驅(qū)動選擇電路通過控制偏置電流的接入而啟動對應(yīng)的位線驅(qū)動電路。

13、可選地，所述位線數(shù)字信號和所述信號線數(shù)字信號均為8比特數(shù)字信號，8比特數(shù)字信號經(jīng)對應(yīng)的數(shù)模轉(zhuǎn)換器被轉(zhuǎn)換為0~1.5v范圍內(nèi)的模擬電壓。

14、可選地，所述位線驅(qū)動電路和所述信號線驅(qū)動電路均包括運放，各個數(shù)模轉(zhuǎn)換器的輸出端與對應(yīng)運算運放的正向輸入端連接，所述位線驅(qū)動電路中的運放的反向輸入端與其輸出端連接，所述信號線驅(qū)動電路中的運放的反向輸入端通過電阻與其輸出端連接。

15、可選地，所述運放為甲乙類互補輸出運放。

16、可選地，所述運放包括mos管m1至mos管m24以及電流源p1至p6，其中：m1、m3、m6、m7、m9、m12、m13、m16、m21、m22、m23、m24均為nmos管，其余為pmos管，各電流源的電流與外部輸入偏置電流成正比，p1和p3相同，p2和p4相同；

17、m1和m2，兩者按先后順序串聯(lián)于電壓源接口和地之間；

18、m5、m4、m3和p1按先后順序串聯(lián)于電壓源接口和地之間，且m5的柵漏短接，m4的柵漏短接，m3的漏極和地之間連接p2；

19、p3、m8、m7和m6按先后順序串聯(lián)于電壓源接口和地之間，且m7的柵漏短接，m6的柵漏短接，電壓源接口和m8的漏極之間連接p4；

20、m17、m19、m10、m21和m23按先后順序串聯(lián)于電壓源接口和地之間，m17的柵極和m19的漏極短接，m23的柵極和m21的漏極短接，m9的漏極和m10的源極短接，m9的源極和m10的漏極短接；

21、m18、m20、m12、m22和m24按先后順序串聯(lián)于電壓源接口和地之間，m18的柵極和m17的柵極短接，m20和m19的柵極短接，m22的柵極與m21的柵極短接，m24的柵極和m23的柵極短接，m11的漏極和m12的源極短接，m11的源極和m12的漏極短接，m11的柵極、m10的柵極以及m4的漏極短接，m12的柵極、m9的柵極以及m8的漏極短接；

22、m13和p5按先后順序串聯(lián)于m18的漏極和地之間，m16的漏極與m17的漏極短接，m16的源極與m13的源極短接；

23、p6和m14按先后順序串聯(lián)于電壓源接口和m22的源極之間，m15的源極與m14的源極短接，m15的漏極與m23的漏極短接；

24、其中，電壓源接口用于接入電壓vdd，m13和m14的柵極短接并作為運放的正向輸入端，m15和m16的柵極短接并作為運放的反向輸入端，m1的漏極作為運放的輸出端，m8的柵極用于接入模式選擇電平，m3的柵極用于接入模式選擇電平的取反，當(dāng)選擇權(quán)重寫入模式時，所述模式選擇電平為低電平，當(dāng)選擇計算模式時，所述模式選擇電平為高電平。

25、按照本發(fā)明的第二個方面，提供了一種rram存算系統(tǒng)，其包括：

26、rram存算陣列；

27、如上任一項所述的應(yīng)用于rram存算陣列的讀寫復(fù)用電路；以及，

28、控制器，所述控制器用于根據(jù)當(dāng)前模式，對位線控制模塊和信號線控制模塊進行控制；對所述位線控制模塊的控制包括：向位線驅(qū)動選擇電路施加位線驅(qū)動選通信號以啟動當(dāng)前模式所需的位線驅(qū)動電路，向解復(fù)用器施加位線選通信號以接通對應(yīng)的位線驅(qū)動電路至目標(biāo)位線；向位線鉗位驅(qū)動電路施加位線數(shù)字信號，位線數(shù)字信號經(jīng)對應(yīng)的位線鉗位驅(qū)動電路中的所述位線數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為模擬電壓后再經(jīng)所述位線驅(qū)動電路和解復(fù)用器加載至目標(biāo)位線；對所述信號線控制模塊的控制包括：向信號線驅(qū)動選擇電路施加信號線驅(qū)動選通信號以啟動當(dāng)前模式所需信號線驅(qū)動電路，向復(fù)用器施加信號線選通信號以接通目標(biāo)信號線至對應(yīng)的信號線驅(qū)動電路，向信號線數(shù)模轉(zhuǎn)換器施加信號線數(shù)字信號，信號線數(shù)字信號經(jīng)所述信號線數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為模擬電壓信號后經(jīng)所述信號線驅(qū)動電路和復(fù)用器加載至目標(biāo)信號線。

29、總體而言，通過本發(fā)明所構(gòu)思的以上技術(shù)方案與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下有益效果：

30、本發(fā)明所提供的讀寫復(fù)用電路，對位線控制模塊和信號線控制模塊進行設(shè)計：在位線控制模塊中，通過位線驅(qū)動選擇電路從m個位線鉗位驅(qū)動電路中選擇若干位線鉗位驅(qū)動電路進入工作，而每個位線鉗位驅(qū)動電路又通過解復(fù)用器連接至不同的位線，通過解復(fù)用器選擇接通其中的目標(biāo)位線，結(jié)合位線驅(qū)動選擇電路和解復(fù)用器，可以實現(xiàn)同時向所需數(shù)量的目標(biāo)位線加載電壓；在信號線控制模塊中，通過信號線驅(qū)動選擇電路從k個信號線鉗位驅(qū)動電路選擇若干位線鉗位驅(qū)動電路進入工作，而每個信號線鉗位驅(qū)動電路又通過復(fù)用器連接至不同的信號線，通過復(fù)用器選擇接通其中的目標(biāo)信號線，結(jié)合信號線驅(qū)動選擇電路和復(fù)用器，可以實現(xiàn)同時向所需數(shù)量的目標(biāo)信號線加載電壓；基于以上復(fù)用電路，當(dāng)進行權(quán)重寫入時，通過選通一根目標(biāo)位線和一根目標(biāo)信號線，便能實現(xiàn)向單個rram寫入權(quán)重，通過選通多根目標(biāo)位線或目標(biāo)信號線，便能夠?qū)崿F(xiàn)向多個rram同時寫入權(quán)重；當(dāng)進行矩陣計算時，通過選通多根目標(biāo)位線和目標(biāo)信號線，便能實現(xiàn)rram陣列進行計算運算。因此，基于以上讀寫復(fù)用電路，可以實現(xiàn)讀寫過程的電路復(fù)用，降低了外圍電路的面積開銷，且還可以實現(xiàn)寫入過程的并行化操作，提升了權(quán)重映射過程的效率。