本發(fā)明公開了在深度學習人工神經網(wǎng)絡中用于模擬神經存儲器的測試電路和方法。模擬神經存儲器包括一個或多個非易失性閃存存儲器單元陣列。

背景技術：

1、人工神經網(wǎng)絡模擬生物神經網(wǎng)絡(動物的中樞神經系統(tǒng)，特別是大腦)，并且用于估計或近似可取決于大量輸入并且通常未知的函數(shù)。人工神經網(wǎng)絡通常包括互相交換消息的互連″神經元″層。

2、圖1示出了人工神經網(wǎng)絡，其中圓圈表示神經元的輸入或層。連接部(稱為突觸)用箭頭表示，并且具有可以根據(jù)經驗進行調整的數(shù)值權重。這使得神經網(wǎng)絡適應于輸入并且能夠學習。通常，神經網(wǎng)絡包括多個輸入的層。通常存在神經元的一個或多個中間層，以及提供神經網(wǎng)絡的輸出的神經元的輸出層。處于每一級別的神經元分別地或共同地根據(jù)從突觸所接收的數(shù)據(jù)作出決定。

3、在開發(fā)用于高性能信息處理的人工神經網(wǎng)絡方面的主要挑戰(zhàn)中的一個挑戰(zhàn)是缺乏足夠的硬件技術。實際上，實際神經網(wǎng)絡依賴于大量的突觸，從而實現(xiàn)神經元之間的高連通性，即非常高的計算并行性。原則上，此類復雜性可通過數(shù)字超級計算機或專用圖形處理單元集群來實現(xiàn)。然而，相比于生物網(wǎng)絡，這些方法除了高成本之外，能量效率也很普通，生物網(wǎng)絡主要由于其執(zhí)行低精度的模擬計算而消耗更少的能量。cmos模擬電路已被用于人工神經網(wǎng)絡，但由于需要大量神經元和突觸，大多數(shù)cmos實現(xiàn)的突觸都過于龐大。

4、申請人先前在美國專利申請15/594,439(公開為美國專利公布2017/0337466)中公開了一種利用一個或多個非易失性存儲器陣列作為突觸的人工(模擬)神經網(wǎng)絡，該專利申請以引用方式并入本文。非易失性存儲器陣列作為模擬神經存儲器操作。神經網(wǎng)絡設備包括被配置成接收第一多個輸入并從其生成第一多個輸出的第一多個突觸，以及被配置成接收第一多個輸出的第一多個神經元。第一多個突觸包括多個存儲器單元，其中存儲器單元中的每個存儲器單元包括：形成于半導體襯底中的間隔開的源極區(qū)和漏極區(qū)，其中溝道區(qū)在源極區(qū)和漏極區(qū)之間延伸；設置在溝道區(qū)的第一部分上方并且與第一部分絕緣的浮柵；以及設置在溝道區(qū)的第二部分上方并且與第二部分絕緣的非浮柵。多個存儲器單元中的每個存儲器單元被配置成存儲與浮柵上的多個電子相對應的權重值。多個存儲器單元被配置成將第一多個輸入乘以所存儲的權重值以生成第一多個輸出。以這種方式使用的存儲器單元陣列可以被稱為矢量矩陣乘法(vmm)陣列。

5、必須擦除和編程在模擬神經存儲器系統(tǒng)中使用的每個非易失性存儲器單元，以在浮柵中保持非常特定且精確的電荷量(即電子數(shù)量)。例如，每個浮柵必須保持n個不同值中的一個，其中n是可由每個單元指示的不同權重的數(shù)量。n的示例包括16、32、64、128和256。

6、精度和準確度在涉及vmm陣列的操作中非常重要，因為每個單獨的存儲器單元可以存儲n個不同電平中的一個，其中n可以大于2，與其中n始終為2的傳統(tǒng)存儲器單元完全不同。這使得測試是極其重要的操作。例如，需要驗證編程操作以確保每個單獨的單元或一列單元被準確地編程到期望的值。又如，至關重要的是識別不良單元或單元組，使得它們可以從用于在vmm陣列的操作期間存儲數(shù)據(jù)的一組單元中移除。

7、所需要的是用于vmm陣列的改進的測試電路和方法。

技術實現(xiàn)思路

1、本發(fā)明公開了在深度學習人工神經網(wǎng)絡中用于模擬神經存儲器的測試電路和方法。模擬神經存儲器包括一個或多個非易失性閃存存儲器單元陣列?？梢栽诜诌x測試、循環(huán)測試、高溫操作壽命(htol)測試、鑒定測試和其它測試期間利用測試電路和方法，并驗證一個或多個單元的特性和可操作性。

2、一個實施方案包括一種驗證編程到模擬神經非易失性存儲器單元陣列中的多個非易失性存儲器單元中的值的方法，其中該陣列按行和列布置，其中每行耦合到字線，且每列耦合到位線，并且其中每一字線選擇性地耦合到行解碼器，且每一位線選擇性地耦合到列解碼器，該方法包括：由該行解碼器斷言該陣列中的全部字線；由所述列解碼器斷言所述陣列中的位線；由讀出放大器感測從所述位線接收的電流；以及將該電流與參考電流進行比較以確定耦合到該位線的非易失性存儲器單元是否包含期望值。

3、另一個實施方案包括一種測量由模擬神經非易失性存儲器單元陣列中的多個非易失性存儲器單元消耗的電流的方法，其中該陣列按行和列布置，其中每行耦合到字線，且每列耦合到位線，并且其中每一字線選擇性地耦合到行解碼器，且每一位線選擇性地耦合到列解碼器，該方法包括：由該行解碼器斷言該陣列中的全部字線；由所述列解碼器斷言所述陣列中的位線；以及測量從該位線接收的電流。

4、另一種方法包括一種測試非易失性存儲器單元陣列中的多個模擬神經非易失性存儲器單元的方法，其中該陣列按行和列布置，其中每行耦合到字線，且每列耦合到位線，并且其中每一字線選擇性地耦合到行解碼器，且每一位線選擇性地耦合到列解碼器，該方法包括：由該行解碼器斷言該陣列中的全部字線；由所述列解碼器斷言所述陣列中的全部位線；對所述陣列中的全部非易失性存儲器單元執(zhí)行深度編程操作；以及測量從這些位線接收的總電流。

5、另一個實施方案包括一種測試模擬神經非易失性存儲器單元陣列的方法，其中該陣列按行和列布置，其中每行耦合到字線，并且每列耦合到位線，該方法包括：對耦合到位線的多個單元進行編程；在k個不同時間測量由該多個單元消耗的電流并存儲k個不同時間中的每個不同時間的測量值，其中k是整數(shù)；基于k個測量值計算平均值；以及如果k個測量值中的任一者小于平均值超過第一閾值或大于平均值超過第二閾值，則將該位線識別為不良位線。

6、另一個實施方案包括一種測試模擬神經非易失性存儲器單元陣列的方法，其中該陣列按行和列布置，其中每行耦合到字線，并且每列耦合到位線，該方法包括：對耦合到位線的多個單元進行編程；在k個不同時間測量耦合到多個單元的控制柵極端子的控制柵極線上的電壓并且存儲k個不同時間中每一者的測量值，其中k是整數(shù)；基于k個測量值計算平均值；以及如果k個測量值中的任一者小于平均值超過第一閾值或大于平均值超過第二閾值，則將該位線識別為不良位線。

7、另一個實施方案包括一種測試用于存儲n個不同值的模擬神經非易失性存儲器單元的方法，其中n是整數(shù)，該方法包括：將該單元編程為表示n個值中的一個值的目標值；驗證存儲在該單元中的值在目標值周圍的值的可接受窗口內；針對n個值中的每一者重復編程步驟和讀取步驟；以及如果任何驗證步驟指示存儲在單元中的值在目標值周圍的值的可接受窗口之外，則將該單元識別為不良。

8、另一個實施方案包括一種補償模擬神經非易失性存儲器單元陣列中的滲漏的方法，其中該陣列按行和列布置，其中每行耦合到字線，并且每列耦合到位線，該方法包括：測量耦合到位線的一列非易失性存儲器單元的滲漏；存儲所測量的滲漏值；以及在該列非易失性存儲器單元的讀取操作期間施加該所測量的滲漏值以補償該泄漏。

9、另一個實施方案包括一種測試模擬神經非易失性存儲器單元陣列中所選擇的非易失性存儲器單元的方法，該方法包括：當所選擇的非易失性存儲器單元在亞閾值區(qū)域中操作時，確定所選擇的非易失性存儲器單元的對數(shù)斜率因子；存儲所述對數(shù)斜率因子；當所述所選擇的非易失性存儲器單元在線性區(qū)域中操作時，確定所述所選擇的非易失性存儲器單元的線性斜率因子；存儲所述線性斜率因子；以及當將所選擇的單元編程到目標電流時，利用對數(shù)斜率因子和線性斜率因子中的一者或多者。

10、另一個實施方案包括一種測量由模擬神經非易失性存儲器單元陣列中的一列非易失性存儲器單元消耗的電流的方法，其中該陣列按行和列布置，其中每行耦合到字線，且每列耦合到位線，并且其中每一字線選擇性地耦合到行解碼器，且每一位線選擇性地耦合到列解碼器，該方法包括：由該行解碼器斷言該陣列中的全部字線；由列解碼器斷言該陣列中的位線以選擇一列非易失性存儲器單元；以及測量從該位線接收的電流。

11、另一個實施方案包括一種測試模擬神經非易失性存儲器單元陣列的方法，該方法包括：通過在該陣列中的非易失性存儲器單元中的每一者的端子上施加序列電壓來擦除該陣列中的非易失性存儲器單元，其中該序列電壓中的電壓以固定的步長大小隨時間推移增加；以及讀取全部非易失性存儲器單元以確定擦除步驟的效果。

12、另一個實施方案包括一種測試模擬神經非易失性存儲器單元陣列的方法，該方法包括：通過在該陣列中的每個非易失性存儲器單元的端子上施加序列電壓來對該陣列中的非易失性存儲器單元進行編程，其中該序列電壓中的電壓以固定的步長大小隨時間推移增加；以及讀取全部非易失性存儲器單元以確定編程步驟的效果。

13、另一個實施方案包括一種測試非易失性存儲器單元陣列中的多個模擬神經非易失性存儲器單元的方法，其中該陣列按行和列布置，其中每行耦合到字線，且每列耦合到位線，并且其中每一字線選擇性地耦合到行解碼器，且每一位線選擇性地耦合到列解碼器，該方法包括對多個非易失性存儲器單元進行編程以存儲n個不同值中的一者，其中n是可以存儲在任何非易失性存儲器單元中的不同電平的數(shù)量；測量由該多個非易失性存儲器單元消耗的電流；將所測量的電流與目標值進行比較；以及如果測量值與目標值之間的差超過閾值，則將該多個非易失性存儲器單元識別為不良。

14、另一個實施方案包括一種測試非易失性存儲器單元陣列中的多個模擬神經非易失性存儲器單元的方法，其中該存儲器陣列按行和列布置，其中每行耦合到字線，且每列耦合到位線，并且其中每一字線選擇性地耦合到行解碼器，且每一位線選擇性地耦合到列解碼器，該方法包括對該多個非易失性存儲器單元中的電平對應于n個電平中的最小單元電流的單元的第一選擇進行編程；對多個非易失性存儲器單元中電平對應于n個電平中的最大單元電流的單元的第二選擇進行編程，其中單元的第二選擇中的每個單元與單元的第一選擇中的一個或多個單元相鄰；測量由該多個非易失性存儲器單元消耗的電流；將所測量的電流與目標值進行比較；以及如果測量值與目標值之間的差超過閾值，則將該多個非易失性存儲器單元識別為不良。