本公開涉及半導體,涉及但不限于一種半導體結構及電子設備。
背景技術:
1、存儲器通常包括感測放大電路(sensing?amplifier?circuit)和均衡電路(equalization?circuit),在存儲電容與位線之間發(fā)生電荷共享(charge?sharing)之后,位線與互補位線之間將會形成電壓差,感測放大電路通過放大位線與互補位線之間的電壓差實現(xiàn)將存儲電容存儲的數(shù)據(jù)轉(zhuǎn)換為邏輯1或0所對應的電壓,并呈現(xiàn)到位線(bit?line)上。同時,在完成一次讀取操作后,通過回寫操作將存儲電容的電荷恢復到讀取之前的狀態(tài),以及通過均衡電路將位線和互補位線上的電位恢復到電荷共享之前的電壓狀態(tài)。
2、當不同位線之間的距離很近并且時序不一致時,它們之間會產(chǎn)生信號耦合,信號耦合不僅會使得信號之間產(chǎn)生串擾,還會影響到整個芯片信號傳輸?shù)姆€(wěn)定性。
技術實現(xiàn)思路
1、有鑒于此,本公開實施例提供一種半導體結構及電子設備。
2、第一方面,本公開實施例提供一種半導體結構,包括:
3、沿第一方向排布的多個感測放大電路;所述感測放大電路中的器件設置于有源器件層;
4、沿所述第一方向排布的多個導線組,所述導線組設置于所述有源器件層的上方的第一導電層,一所述導線組與對應的一所述感測放大電路中的器件連接;
5、其中,所述導線組包括第一導線和第二導線;至少部分所述感測放大器電路對應的同一所述導線組內(nèi)部的所述第一導線和所述第二導線扭絞,使至少部分所述第二導線位于不同所述導線組中的所述第一導線之間;當所述感測放大電路處于放大階段時,同一所述導線組內(nèi)部的所述第一導線的電位與所述第二導線的電位表征不同的數(shù)據(jù);
6、所述第一方向和第二方向為所述半導體結構所在平面上的兩個相交的方向。
7、在一些實施例中,所述半導體結構還包括:位于所述多個感測放大電路沿所述第二方向的兩側的存儲陣列;
8、所述導線組包括感測線、互補感測線、位線和互補位線;所述位線來自于第一側的所述存儲陣列,所述互補位線來自于第二側的存儲陣列;所述感測線用于向所述位線傳輸數(shù)據(jù),所述互補感測線用于向所述互補位線傳輸數(shù)據(jù);
9、所述第一導線為所述位線、所述互補位線、所述感測線或所述互補感測線中的一者,所述第二導線為所述感測線或所述互補感測線中的一者。
10、在一些實施例中,多個感測放大電路劃分為若干個感測放大電路組,每一所述感測放大電路組包含沿所述第一方向排列的兩個不重復的所述感測放大電路;
11、同一所述感測放大電路組中的兩個所述感測放大電路對應的導線組分別為第一導線組和第二導線組;
12、所述第一導線組的第一部分和所述第二導線組的第一部分沿所述第二方向鏡像對稱,且所述第一導線組的第二部分沿所述第一方向平移后和所述第二導線組的第二部分重合;
13、或者,
14、所述第一導線組沿所述第一方向平移后和所述第二導線組重合;
15、或者,
16、所述第一導線組和所述第二導線組沿所述第二方向鏡像對稱。
17、在一些實施例中,對于所述第一導線組,所述感測線的第一端位于所述互補位線的第一端遠離所述第二導線組的一側;所述感測線的第一端是指所述感測線靠近所述互補位線的一端,所述互補位線的第一端是指所述互補位線遠離所述感測線的一端;
18、所述第二導線組中所述感測線與所述第一導線組中所述感測線鏡像對稱。
19、在一些實施例中,所述第一導電層為單一導電層,所述第一導線是指互補位線,所述第二導線是指感測線。
20、在一些實施例中,所述第一導線組的感測線包括第一子段、第二子段和第三子段,所述第一導線組的互補位線包括第四子段和第五子段;所述第一子段至所述第五子段均沿所述第二方向延伸;
21、所述第一子段、所述第五子段和所述第三子段沿所述第二方向依次排列;
22、所述第四子段、所述第二子段和所述第一導線組的互補感測線沿所述第二方向依次排列;
23、所述第三子段和所述第一導線組的互補感測線沿所述第一方向相鄰排列;
24、所述第一子段位于所述第四子段遠離所述第二導線組的一側;
25、所述第二導線組和所述第一導線組鏡像對稱。
26、在一些實施例中,所述第一導線組的互補感測線、第三導線組的互補位線、第四導線組的互補位線和所述第二導線組的互補感測線沿所述第一方向依次排列;
27、其中,所述第三導線組對應的感測放大電路和所述第一導線組對應的感測放大電路分別屬于沿所述第二方向相鄰的所述感測放大電路組,所述第四導線組對應的感測放大電路和所述第二導線組對應的感測放大電路分別屬于沿所述第二方向相鄰的所述感測放大電路組。
28、在一些實施例中,所述第一子段和所述第二子段通過同一導電層的連接結構實現(xiàn)連接,所述第二子段和所述第三子段通過同一導電層的連接結構實現(xiàn)連接;
29、所述第四子段和所述第五子段通過跨越不同導電層的連接結構或者通過柵極層實現(xiàn)連接。
30、在一些實施例中,所述第一導電層包括沿第三方向堆疊的第一導電子層和第二導電子層;
31、同一導線組的感測線和互補感測線扭絞,所述第三方向垂直于所述半導體結構所在平面。
32、在一些實施例中,所述第二導線組的感測線與所述第二導線組的互補位線扭絞。
33、在一些實施例中,所述第一導線組的互補位線、感測線、互補感測線的至少部分以及所述第二導線組的互補位線、感測線、互補感測線的至少部分均位于所述第一導電子層;
34、所述第一導線組的感測線包括第一子段和第二子段,所述第一導線組的互補感測線包括第三子段和第四子段,所述第二導線組的感測線包括第五子段、第六子段和第七子段,所述第二導線組的互補感測線包括第八子段和第九子段,所述第二導線組的互補位線包括第十子段和第十一子段;所述第一子段至所述第十一子段均沿所述第二方向延伸;
35、所述第三子段、所述第二子段沿所述第二方向?qū)R;
36、所述第一子段、所述第四子段、所述第一導線組的互補位線沿所述第二方向?qū)R;
37、所述第八子段、所述第六子段、所述第十子段沿所述第二方向?qū)R;
38、所述第五子段、所述第九子段、所述第十一子段和所述第七子段沿所述第二方向?qū)R;
39、所述第三子段、所述第一子段、所述第八子段和所述第五子段沿所述第一方向依次排列;
40、所述第二子段、所述第四子段、所述第六子段、所述第九子段沿所述第一方向依次排列。
41、在一些實施例中,第三導線組的互補位線和第四導線組的互補位線位于所述第二導電子層;
42、所述第三導線組的互補位線和所述第一導線組的互補位線沿所述第三方向的投影至少部分重疊;所述第四導線組的互補位線和所述第二導線組的互補位線沿所述第三方向的投影至少部分重疊;
43、其中,所述第三導線組對應的感測放大電路和所述第一導線組對應的感測放大電路分別屬于沿所述第二方向相鄰的所述感測放大電路組,所述第四導線組對應的感測放大電路和所述第二導線組對應的感測放大電路分別屬于沿所述第二方向相鄰的所述感測放大電路組。
44、在一些實施例中,所述第一子段和所述第二子段通過同一導電子層的連接結構實現(xiàn)連接,所述第五子段和所述第六子段通過同一導電層的連接結構實現(xiàn)連接;第六子段和所述第七子段通過同一導電層的連接結構實現(xiàn)連接;
45、所述第三子段和所述第四子段通過跨越不同導電層的連接結構或者通過柵極層實現(xiàn)連接;
46、所述第八子段和所述第九子段通過跨越不同導電層的連接結構或者通過所述柵極層實現(xiàn)連接;
47、所述第十子段和所述第十一子段通過跨越不同導電層的連接結構或者通過所述柵極層實現(xiàn)連接。
48、在一些實施例中,所述第一子段在第三方向上的投影位于所述感測放大電路的n型放大管上;
49、所述第五子段在所述第三方向上的投影位于所述感測放大電路的偏置消除晶體管或預充電晶體管上。
50、在一些實施例中,所述第七子段在所述第三方向上的投影位于所述感測放大電路的n型放大管上;
51、所述第十一子段在所述第三方向上的投影位于所述感測放大電路的隔離晶體管或預充電晶體管上;
52、所述第四子段和所述第九子段在所述第三方向上的投影位于所述感測放大電路的p型放大管上。
53、第二方面,本公開實施例提供一種如上述實施例中任意一項任一項所述的半導體結構。
54、本公開實施例提供一種半導體結構及電子設備;其中,半導體結構包括:沿第一方向排布的多個感測放大電路;感測放大電路中的器件設置于有源器件層;沿第一方向排布的多個導線組,導線組設置于有源器件層的上方的第一導電層,一導線組與對應的一感測放大電路中的器件連接;其中,導線組包括第一導線和第二導線;至少部分所述感測放大器電路對應的同一導線組內(nèi)部的第一導線和第二導線扭絞,使至少部分第二導線位于不同導線組中的第一導線之間;當感測放大電路處于放大階段時,同一導線組內(nèi)部的第一導線的電位與第二導線的電位表征不同的數(shù)據(jù)。
55、這里,由于第一導線和第二導線均沿第二方向延伸,并且同一導線組內(nèi)部的第一導線和第二導線扭絞,使得至少部分第二導線位于不同導線組中的第一導線之間;進一步的,由于感測放大電路處于放大階段時,另一組的第一導線的電壓,會影響當前導線組中的第一導線和第二導線的電壓,即同時拉高或拉低當前導線組中的第一導線和第二導線的電壓,有利于避免因僅影響當前導線組中第一導線(或第二導線)的電壓,導致當前導線組中第一導線和第二導線的電壓差降低,保證感測放大電路能夠有效進行數(shù)據(jù)放大。