本發(fā)明涉及存儲(chǔ)，特別涉及一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片及電子設(shè)備。
背景技術(shù)：
1、低功耗內(nèi)存(low?power?double?data?rate?sdram，lpddr)以低功耗和小體積著稱，專門用于移動(dòng)式電子產(chǎn)品。低功耗內(nèi)存是運(yùn)用在中央處理器(central?processingunit，cpu)和內(nèi)存條之間并進(jìn)行低功耗或移動(dòng)應(yīng)用的接口。由于內(nèi)存條需要通過刷新來保持?jǐn)?shù)據(jù)內(nèi)容，因此仍然會(huì)消耗相當(dāng)多的資源，不能滿足低功耗的發(fā)展需求。
2、nor閃存是一種非易失閃存技術(shù)。隨著器件尺寸的縮小，當(dāng)nor閃存的柵極長(zhǎng)度變小時(shí)，則可能出現(xiàn)電流擊穿柵極的問題。因此在存儲(chǔ)設(shè)備中，難以兼顧存儲(chǔ)效率、存儲(chǔ)可靠性和低功耗的需求。
技術(shù)實(shí)現(xiàn)思路
1、本發(fā)明的目的在于提供一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片及電子設(shè)備，能在低功耗的基礎(chǔ)上，支持系統(tǒng)即時(shí)啟動(dòng)。
2、為解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的：
3、本發(fā)明提供了一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，包括：
4、控制模塊，與上位機(jī)電性連接，并控制所述存儲(chǔ)芯片的存儲(chǔ)行為；
5、存儲(chǔ)器，所述存儲(chǔ)器支持行列尋址和隨機(jī)存取，且所述存儲(chǔ)器提供并行數(shù)據(jù)，其中允許所述控制模塊在所述存儲(chǔ)器中調(diào)用固件，并控制所述存儲(chǔ)芯片的系統(tǒng)即時(shí)啟動(dòng)；以及
6、接口模塊，電性連接在所述存儲(chǔ)器和所述控制模塊之間；
7、在所述存儲(chǔ)器的存儲(chǔ)單元中，所述存儲(chǔ)單元的源極電極或漏極電極處于浮接狀態(tài)。
8、在本發(fā)明一實(shí)施例中，所述存儲(chǔ)芯片與外部供電設(shè)備電性連接，所述外部供電設(shè)備為所述存儲(chǔ)器提供外部供電電壓，其中所述外部供電電壓包括1v。
9、在本發(fā)明一實(shí)施例中，所述存儲(chǔ)芯片包括內(nèi)部供電模塊，所述內(nèi)部供電模塊電性連接于所述存儲(chǔ)器的所述存儲(chǔ)單元，并為所述存儲(chǔ)單元中非浮接的一電極供電，其中所述存儲(chǔ)器的內(nèi)部供電電壓大于1v。
10、在本發(fā)明一實(shí)施例中，在所述存儲(chǔ)芯片中，所述接口模塊通過多個(gè)引腳和線束與所述存儲(chǔ)器電性連接，其中所述存儲(chǔ)器的刷新引腳為浮接，或所述存儲(chǔ)器的刷新引腳的數(shù)量置零。
11、在本發(fā)明一實(shí)施例中，所述存儲(chǔ)器中存儲(chǔ)預(yù)安裝固件，當(dāng)所述存儲(chǔ)芯片重新上電時(shí)，所述控制模塊在所述存儲(chǔ)器中調(diào)用并執(zhí)行所述預(yù)安裝固件。
12、在本發(fā)明一實(shí)施例中，所述存儲(chǔ)芯片包括讀寫電路，所述讀寫電路電性連接于所述控制模塊和所述存儲(chǔ)器，其中所述讀寫電路的輸出通道包括32通道和16通道，且所述輸出通道在時(shí)鐘上升沿和/或時(shí)鐘下降沿輸出數(shù)據(jù)。
13、在本發(fā)明一實(shí)施例中，所述存儲(chǔ)行為包括用戶數(shù)據(jù)的讀出、用戶數(shù)據(jù)的寫入、用戶數(shù)據(jù)的擦除和存儲(chǔ)芯片的工作模式調(diào)整，以及上電后所述存儲(chǔ)器中的固件運(yùn)行。
14、在本發(fā)明一實(shí)施例中，所述存儲(chǔ)芯片包括襯底，允許所述存儲(chǔ)器、所述讀寫電路和所述控制模塊設(shè)置在同一個(gè)所述襯底上。
15、在本發(fā)明一實(shí)施例中，所述存儲(chǔ)器為nor閃存。
16、本發(fā)明還提供了一種電子設(shè)備，包括如上任一所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，且在啟動(dòng)所述電子設(shè)備時(shí)系統(tǒng)即時(shí)啟動(dòng)。
17、如上所述，本發(fā)明提供了一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片及電子設(shè)備，本發(fā)明提供的存儲(chǔ)芯片不需要刷新就能完成數(shù)據(jù)內(nèi)容的保持，從而降低了芯片功耗。且本發(fā)明提供的存儲(chǔ)芯片能夠在1.0v的電壓下運(yùn)行，并能夠遵循摩爾定律不斷地縮小尺寸，而柵極不會(huì)被電流擊穿。并且，本發(fā)明提供的存儲(chǔ)芯片和電子設(shè)備，在系統(tǒng)啟動(dòng)后，能夠即時(shí)啟動(dòng)，降低了系統(tǒng)啟動(dòng)時(shí)的延時(shí)時(shí)長(zhǎng)，系統(tǒng)調(diào)用的效率得到極大提升。
18、當(dāng)然，實(shí)施本發(fā)明的任一產(chǎn)品并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。
1.一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)芯片與外部供電設(shè)備電性連接，所述外部供電設(shè)備為所述存儲(chǔ)器提供外部供電電壓。
3.根據(jù)權(quán)利要求1所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)芯片包括內(nèi)部供電模塊，所述內(nèi)部供電模塊電性連接于所述存儲(chǔ)器的所述存儲(chǔ)單元，并為所述存儲(chǔ)單元中非浮接的一電極供電，其中所述存儲(chǔ)器的內(nèi)部供電電壓包括1v。
4.根據(jù)權(quán)利要求1所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，在所述存儲(chǔ)芯片中，所述接口模塊通過多個(gè)引腳和線束與所述存儲(chǔ)器電性連接，其中所述存儲(chǔ)器的刷新引腳為浮接，或所述存儲(chǔ)器的刷新引腳的數(shù)量置零。
5.根據(jù)權(quán)利要求1所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)器中存儲(chǔ)預(yù)安裝固件，當(dāng)所述存儲(chǔ)芯片重新上電時(shí)，所述控制模塊在所述存儲(chǔ)器中調(diào)用并執(zhí)行所述預(yù)安裝固件。
6.根據(jù)權(quán)利要求1所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)芯片包括讀寫電路，所述讀寫電路電性連接于所述控制模塊和所述存儲(chǔ)器，其中所述讀寫電路的輸出通道包括32通道和16通道，且所述輸出通道在時(shí)鐘上升沿和/或時(shí)鐘下降沿輸出數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)行為包括用戶數(shù)據(jù)的讀出、用戶數(shù)據(jù)的寫入、用戶數(shù)據(jù)的擦除和存儲(chǔ)芯片的工作模式調(diào)整，以及上電后所述存儲(chǔ)器中的固件調(diào)用。
8.根據(jù)權(quán)利要求7所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)芯片包括襯底，允許所述存儲(chǔ)器、所述讀寫電路和所述控制模塊設(shè)置在同一個(gè)所述襯底上。
9.根據(jù)權(quán)利要求1所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)器為nor閃存。
10.一種電子設(shè)備，其特征在于，包括如權(quán)利要求1～9任一所述的一種提供lpddr接口的通用型非易失性存儲(chǔ)芯片，且啟動(dòng)所述電子設(shè)備時(shí)系統(tǒng)即時(shí)啟動(dòng)。