本發(fā)明涉及把用二進(jìn)制數(shù)表示的大模數(shù)剩余碼組一一對應(yīng)地變換為單個二進(jìn)制整數(shù)的變換方法和電路。

起源于“中國剩余定理”。由SVABODA以及y.A.KEIR等人提出采用多個模數(shù)的剩余碼，把整數(shù)變換為多個短字長的操作數(shù)，實現(xiàn)快速并行運算的理論。（載于“DIGITALINFORMATIDNSWANDLEV”一書和IEEETRANSACTIONONELECTRONICCOMpUTERS.1962。pp501-507）而且，25年來，這種理論的研究在世界上一直進(jìn)行著。但是，要在計算機(jī)中應(yīng)用這種理論，遇到很大困難。因為剩余碼運算的結(jié)果還是剩余碼，必須再變換為對應(yīng)整數(shù)。然而剩余碼變換為整數(shù)時有無窮解，此外，采用十進(jìn)制記數(shù)法和小模數(shù)剩余碼進(jìn)行變換和算術(shù)運算，所需硬件的結(jié)構(gòu)很復(fù)雜，而且無法與現(xiàn)有計算機(jī)兼容。采用普通組合邏輯譯碼器求整數(shù)，所需器件的數(shù)量隨十進(jìn)制整數(shù)位數(shù)的增加按指數(shù)規(guī)律增加。工程上沒有可行性。所以，對于這一特定問題，沒有可借用的現(xiàn)有技術(shù)。

本發(fā)明的目的是：提出一種工程上簡單而且很容易實現(xiàn)的方法。這種方法可以把任意大模數(shù)剩余碼組變換為計算機(jī)中與其唯一對應(yīng)的單個二進(jìn)制整數(shù)。并提出實現(xiàn)這種方法的具體電路。

本發(fā)明是這樣實現(xiàn)的：

一、提出一種由剩余碼組求對應(yīng)整數(shù)，且為單值解的“換?！狈椒?。

對于一組剩余碼：模M1碼B1、模M2碼B2。模數(shù)M1×M2的積大于計算機(jī)所允許的整數(shù)最大有效數(shù)字，且M1和M2互素。M1和M2接近于2k而小于2k（K是二進(jìn)制數(shù)B1和B2位數(shù)的最大值）。采用換模方法就能夠得到對應(yīng)整數(shù)的單值解。

設(shè)B1、B2對應(yīng)的整數(shù)為p，存在以下關(guān)系，等式1：p＝N1.M1+B1，等式2：p＝N2M2+B2。如果要把等式2變換成等式1，設(shè)M2＞M1。其方法是：把等式2中的模數(shù)由M2換成M1。p中有一個M2，B2就增加一個（M2-M1）的值。故使B2增加N2×（M2-M1）的值。同時，B2+N2×（M2-M1）又以M1為模取余數(shù)，得到M1的部分“系數(shù)”△N1和一個余數(shù)。這余數(shù)就是B1，而N2+△N1就是M1的系數(shù)N1。

因此，由剩余碼組B1、B2求對應(yīng)整數(shù)p的方法是：

（1）通過電路對B2“換?！?。即求B2的模M1碼，記作B1′，同時得到一個“系數(shù)”△N1，B2＝△N1×M1+B1′。

（2）求N2和N1。首先比較B1和B1′。然后分兩種情況處理：若B1≥B1′且B1-B1′是M2-M1的整倍數(shù)，則N2＝（B1-B1′）/（M2-M1）;否則，N2＝（M1+B1-B1′）/（M2-M1）并修正△N1。N1＝N2+△N1，所求的對應(yīng)整數(shù)為p＝N1×M1+B1。

（3）求用二進(jìn)制記數(shù)法表示的p：

從二進(jìn)制系統(tǒng)來看，上面求出的p是一種“變形二進(jìn)制數(shù)”?？杀硎緸椋╬）c＝N1·(B1)M1。其中(B1)M1表示B1是模M1碼，“·”表示連接。N1之各個數(shù)位的“權(quán)”為2n×M1（n是從0開始的數(shù)位序號）。應(yīng)將“權(quán)”變成2n+k（k是采用二進(jìn)制記數(shù)法時B1位數(shù)的最大值）。

變換方法是：pl＝J×2k+B1-（2k-M1）×N1，J表示從N1中借數(shù)。其取值為正整數(shù)或0;ph＝N1-J1得到普通二進(jìn)制數(shù)（p）二＝ph·pl。

剩余碼多于兩個的情況，采用換模方法同樣求出對應(yīng)整數(shù)的單值解。

二、提出一種實現(xiàn)這一方法的多層次交叉并行換模電路。

若適應(yīng)四個一組的剩余碼，電路可采用多層次結(jié)構(gòu)。設(shè)已知剩余碼組為b1.1、b1.2、b2.1和b2.2，其中b1.1和b1.2的對應(yīng)整數(shù)為B1，b2.1和b2.2的對應(yīng)整數(shù)為B2，B1、B2又是整數(shù)p的一組剩余碼。采用本發(fā)明的方法，并行地求出B1、B2之后，再由B1、B2求出整數(shù)p。

數(shù)據(jù)的關(guān)系是：p＝N1×M1+B1，p＝N2×M2+B2，B1＝n1.1×m1.1+b1.1，B1＝n1.2×m1.2+b1.2;B2＝n2.1×m2.1+b2.1，B2＝n2.2×m2.2+b2.2;并且m1.1×m1.2＞B1，m2.1×m2.2＞B2。

電路中采用普通二進(jìn)制和變形二進(jìn)制兩種記數(shù)方法，使兩個層次的變換交叉并行操作。在求（B1）二和（B2）二的同時，提前進(jìn)行求p過程中的對B2換模和比較B1、B1′的操作。其操作數(shù)用（B1）c＝n1.1·(b2.1)m2.1，（B2）c＝n2.1·(b2.1)m2.1表示。這種并行操作可以提高電路的變換速度。求N1和（p）二時，操作數(shù)用（B1）二＝B1h.B1l'（B2）二＝B2h。B2l表示（其中下標(biāo)含h者為高位段，含l者為低位段）。

在由B1、B2求整數(shù)p的過程中，“換模”、比較、求N1和（p）二都采用分段快速并行操作。△n1.1、△n2.1和△N1的產(chǎn)生，采用簡化方法。

本發(fā)明由于能夠用硬件把多個模數(shù)的剩余碼組變換為計算機(jī)中與其唯一對應(yīng)的一個整數(shù)，解決了由剩余碼求整數(shù)有無窮解的困難，從而使得采用剩余碼實現(xiàn)快速并行運算成為可能。由于采用多層次變換的結(jié)構(gòu)，使得采用剩余碼運算時，可以提高計算機(jī)的運算速度四倍以上。由于采用交叉并行和分段并行操作，以及采用簡化的設(shè)計方法，使電路有較高的變換速度，并且特別簡單。以整數(shù)在四位十進(jìn)制數(shù)以內(nèi)的變換為例，采用本發(fā)明的電路比普通組合邏輯譯碼器所需的器件要少500倍以上。由于本發(fā)明的電路采用普通的單元集成電路組成，所以很容易實現(xiàn)。

本發(fā)明的電路由附圖1至附圖4給出。下面結(jié)合附圖詳細(xì)說明依據(jù)本發(fā)明提出的電路之組成結(jié)構(gòu)和工作流程。

該電路包括進(jìn)行兩個層次變換的三個部分。附圖1中的（2）和（3）兩部分，在操作控制信號p1和p2的控制下并行操作，剩余碼b1.1和b1.2經(jīng)（2）求出整數(shù)B1的組成部分B1h、b1l和n1.1剩余碼b2.1和b2.2經(jīng)（3）求出整數(shù)B2的組成部分B2h、B2l和n2.1。由整數(shù)B1、B2的各組成部分經(jīng)（4）變換為所求的整數(shù)p。

（2）、（3）、（4）的電路分別由附圖2、附圖3、附圖4給出。

在附圖2中：（1）控制信號p1到來時，剩余碼b1.2經(jīng)換模電路Cm1變換為以m1.1為模的剩余碼b′1.1，并產(chǎn)生系數(shù)K1。〔2〕K1、b′1.1經(jīng)與門y1送到比較器CO1，同時，剩余碼b1.1經(jīng)寄存器R1送到CO1與b1.1比較，產(chǎn)生信號K2。當(dāng)b1.1＝b′1.1時，K2＝1?！?〕b1.1和b′1.1以及K2的反碼經(jīng)變換器CQ1得到n1.1?！?〕寄存器R2暫存n1.1。當(dāng)K2＝1時，經(jīng)與門y2使n1.1的值變?yōu)?。〔5〕控制信號p2到來時，n1.1經(jīng)與門y2送CO1和b1.1比較而產(chǎn)生信號K3?！?〕加法器Q1、Q2用來求（B1）二。n1.1和“全1”碼f“1”以及K3的反碼經(jīng)Q1求出B1h，b1.1和K1.1經(jīng)Q2，并加1，求出B1l。

在附圖3中：〔7〕p1到來時，剩余碼b2.2經(jīng)換模電路Cm2變換為以m2.1為模的剩余碼b′2.1，并產(chǎn)生系數(shù)K4?！?〕K4、b′2.1經(jīng)與門y4送到比較器CO2。同時，剩余碼b2.1經(jīng)寄存器R3送到CO2與b′2.1比較，產(chǎn)生信號K5。當(dāng)b2.1＝b′2.1時K5＝1?！?〕b2.1和K2.1以及K5的反碼經(jīng)變換器CQ2得到n2.1。〔10〕寄存器R4暫存n2.1。當(dāng)K5＝1時，經(jīng)與門y6使n2.1的值變?yōu)?。〔11〕p2到來時，n2.1經(jīng)與門y5送CO2和b2.1比較而產(chǎn)生信號K6。〔12〕加法器Q2、Q4用來求（B2）二。n2.1和“全1”碼f“1”以及K6的反碼經(jīng)Q3求出B3h;b2.1和K2.1經(jīng)Q4，并加1求出B2l。

在附圖4中：〔13〕控制信號p2到來時，n2.1和b2.1經(jīng)換模電路Cm2變換為以M1為模的剩余碼（B1′）c，它以變形二進(jìn)制數(shù)表示，（B1′）c＝nx′×m1.1+n′b。Cm3并產(chǎn)生K7。〔14〕K7、n′x和n′b經(jīng)與門y7和y11送入比較器。比較器由CO3和CO4組成。同時，n1.1和b1.1經(jīng)與門y9和y13送入比較器。比較器對（B1）c和（B1′）c進(jìn)行比較而產(chǎn)生信號K8?！?5〕B2h的反碼、B2l的反碼送到變換器CQ3，同時，B1hB1l和K8也送到CQ3，經(jīng)變換得到N1h和N1l。N1h·N1l＝N1?！?6〕寄存器R5和R6暫存N1h和N1l。當(dāng)K8＝0時，經(jīng)與門y17和y18使N1h和N1l的值變?yōu)??！?7〕控制信號p3到來時，N1h和N1l經(jīng)與門y8和y12送比較器CO3、CO4。同時，B1h和B1l經(jīng)與門y10和y14也送到比較器。N1和B1比較而產(chǎn)生信號k9。〔18〕加法器Q5，Q5用來求整數(shù)（p）二。N1和“全1”碼f“1”以及K9的反碼經(jīng)Q5求出ph;B1和N1的反碼（N1h，N1l）經(jīng)Q6，并加1，求出pl。（p）二＝ph·pl?！?9〕ph分兩個字節(jié)送輸出寄存器R7和R8;pl分兩個字節(jié)送輸出寄存器R9和R10。

本發(fā)明的電路最好和中國專利申請85107067中提出的整數(shù)變換為剩余碼組的電路配合使用。