本發(fā)明涉及柵極驅動器和包括該柵極驅動器的顯示裝置。
背景技術：
1、電致發(fā)光顯示裝置可以根據(jù)發(fā)光層的材料而被劃分為無機發(fā)光顯示裝置和有機發(fā)光顯示裝置。顯示矩陣型有機發(fā)光二極管顯示裝置包括有機發(fā)光二極管(在下文中稱為“oled”)，該oled本身發(fā)光并且具有快速響應時間、高發(fā)光效率和亮度以及寬視角的優(yōu)點。oled顯示裝置中的每一個包括形成在每個像素中的oled。由于oled顯示裝置具有快速的響應時間、優(yōu)異的發(fā)光效率和亮度以及寬的視角，并且可以以完美的黑色表達黑色灰度，因此oled顯示裝置具有優(yōu)異的對比度和色域。
2、驅動元件應當在所有像素中具有均勻的電特性，但是由于工藝偏差和器件特性的差異，像素之間的電特性可能存在差異，并且驅動元件之間的電特性的差異可能隨著顯示裝置的驅動時間流逝而增加。像素的電特性的差異可能導致圖像質量的劣化和壽命的縮短。為了減少像素的劣化并延長像素的壽命，可以通過感測像素的電特性來補償特性的變化。當在感測像素的電特性時存在電連接至感測路徑的許多像素時，由于連接至感測路徑的電阻和電容性負載(rc)，感測時間可能增加并且感測結果可能不準確。
技術實現(xiàn)思路
1、本說明書旨在實現(xiàn)上面所描述的需要和/或解決相關技術的問題。
2、本說明書的目的不限于上面所描述的目的，并且未提及的其他目的將能夠由本領域技術人員根據(jù)以下描述清楚地理解。
3、根據(jù)本說明書的柵極驅動器可以包括多個信號傳輸單元，多個信號傳輸單元彼此級聯(lián)連接并且被配置成接收時鐘信號并順序地輸出柵極信號。
4、多個信號傳輸單元中的至少一個包括：基于q節(jié)點的電位而導通的第一上拉晶體管；基于q節(jié)點的電位而導通的第二上拉晶體管；基于qb節(jié)點的電位而導通的第一下拉晶體管；基于qb節(jié)點的電位而導通的第二下拉晶體管；以及a晶體管，該a晶體管被設置在第一上拉晶體管與第二上拉晶體管之間，并且被配置成響應于控制信號而將q節(jié)點電隔離。
5、根據(jù)本說明書的柵極驅動器包括第n個信號傳輸單元和第(n+1)個信號傳輸單元，第n個信號傳輸單元和該第(n+1)個信號傳輸單元彼此級聯(lián)連接并且被配置成接收時鐘信號并順序地輸出柵極信號(n為大于或等于1的正整數(shù))，其中，第n個信號傳輸單元和第(n+1)個信號傳輸單元中的每一個可以包括：基于q節(jié)點的電位而導通的第一上拉晶體管；基于q節(jié)點的電位而導通的第二上拉晶體管；基于qb節(jié)點的電位而導通的第一下拉晶體管；基于qb節(jié)點的電位而導通的第二下拉晶體管；第一輸出端子，該第一輸出端子被配置成根據(jù)第一上拉晶體管的操作和第一下拉晶體管的操作來輸出進位信號(carry?signal)；第二輸出端子，該第二輸出端子被配置成根據(jù)第二上拉晶體管的操作和第二下拉晶體管的操作來輸出柵極信號；a晶體管，該a晶體管被設置在第一上拉晶體管與第二上拉晶體管之間，并且被配置成響應于控制信號而將q節(jié)點電隔離；第b晶體管，該第b晶體管設置在第a晶體管與第二上拉晶體管之間，并且被配置成響應于控制條信號而向第二上拉晶體管供應第二低電位電壓；以及第c晶體管，該第c晶體管連接至第二輸出端子以響應于控制條信號而供應第一低電位電壓。
6、根據(jù)本說明書的顯示裝置可以包括：柵極驅動器，該柵極驅動器包括彼此級聯(lián)連接的第n個信號傳輸單元和第(n+1)個信號傳輸單元(n為大于或等于1的正整數(shù))；第n個像素行組，該第n個像素行組包括接收從第n個信號傳輸單元輸出的第n個柵極信號的第n個奇數(shù)像素行，和接收從第n個信號傳輸單元輸出的第n個柵極信號的第n個偶數(shù)像素行；以及第(n+1)個像素行組，該第(n+1)個像素行組包括接收從第(n+1)個信號傳輸單元輸出的第(n+1)個柵極信號的第(n+1)個奇數(shù)像素行，和接收從第(n+1)個信號傳輸單元輸出的第(n+1)個柵極信號的第(n+1)個偶數(shù)像素行，并且對于用于外部補償?shù)母袦y時間，當?shù)趎個柵極信號是柵極導通電壓時，第(n+1)個柵極信號是柵極截止電壓，以及當?shù)?n+1)個柵極信號是柵極導通電壓時，第n個柵極信號是柵極截止電壓。
1.一種柵極驅動器，其包括多個信號傳輸單元，所述多個信號傳輸單元彼此級聯(lián)連接并且被配置成接收時鐘信號并且順序地輸出柵極信號，
2.根據(jù)權利要求1所述的柵極驅動器，還包括第b晶體管，所述第b晶體管被設置在所述第一上拉晶體管與所述第二上拉晶體管之間，并且被配置成響應于控制條信號而向所述第二上拉晶體管供應第二低電位電壓。
3.根據(jù)權利要求2所述的柵極驅動器，其中，所述第b晶體管被設置在所述第a晶體管與所述第二上拉晶體管之間。
4.根據(jù)權利要求3所述的柵極驅動器，還包括：
5.根據(jù)權利要求4所述的柵極驅動器，其中，當所述控制信號具有柵極導通電壓時，所述控制條信號具有柵極截止電壓，以及
6.根據(jù)權利要求5所述的柵極驅動器，其中，所述第a晶體管的柵電極被連接至向其輸入所述控制信號的控制信號輸入端子，
7.根據(jù)權利要求6所述的柵極驅動器，其中，所述第b晶體管的柵電極被連接至向其輸入所述控制條信號的第一控制條信號輸入端子，
8.根據(jù)權利要求7所述的柵極驅動器，其中，所述第c晶體管的柵電極被連接至向其輸入所述控制條信號的第二控制條信號輸入端子，
9.根據(jù)權利要求8所述的柵極驅動器，還包括：
10.根據(jù)權利要求5所述的柵極驅動器，其中，當所述控制信號從柵極導通電壓改變?yōu)闁艠O截止電壓時，所述控制條信號從柵極截止電壓改變?yōu)闁艠O導通電壓。