本發(fā)明屬于計(jì)算機(jī)網(wǎng)絡(luò)，具體涉及基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)及方法。

背景技術(shù)：

1、隨著航空技術(shù)的不斷發(fā)展，飛機(jī)上的傳感器、攝像頭等設(shè)備產(chǎn)生的數(shù)據(jù)流日益龐大，對(duì)網(wǎng)絡(luò)帶寬、通信可靠性、實(shí)時(shí)性以及系統(tǒng)綜合化的要求也顯著提升?，F(xiàn)有通信技術(shù)逐漸難以滿足航空領(lǐng)域的需求。時(shí)間敏感網(wǎng)絡(luò)（tsn）作為一種新興的網(wǎng)絡(luò)技術(shù)，能夠提供更高的帶寬和低延遲特性，確保關(guān)鍵飛行信息（如飛行姿態(tài)、高度等參數(shù)）在各系統(tǒng)間的高可靠傳輸，從而滿足航空電子設(shè)備對(duì)大量數(shù)據(jù)傳輸?shù)男枨蟆sn網(wǎng)絡(luò)通過ieee802.1as協(xié)議實(shí)現(xiàn)精準(zhǔn)的時(shí)間同步，其核心在于整個(gè)局域網(wǎng)內(nèi)存在一個(gè)主時(shí)鐘，其他節(jié)點(diǎn)以此主時(shí)鐘為參考完成時(shí)間同步。主時(shí)鐘所在的節(jié)點(diǎn)作為主節(jié)點(diǎn)，通過協(xié)議幀與從節(jié)點(diǎn)交互以實(shí)現(xiàn)全網(wǎng)時(shí)間同步。

2、中國專利申請(qǐng)?zhí)朿n202311254260.7提供了一種時(shí)間同步系統(tǒng)、方法、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)。系統(tǒng)包括irigb碼解碼器、時(shí)間補(bǔ)償模塊、時(shí)間寄存器和tsn網(wǎng)卡；若時(shí)間同步系統(tǒng)連接于irigb碼時(shí)鐘設(shè)備和時(shí)間敏感網(wǎng)絡(luò)之間，激活轉(zhuǎn)換模式，在轉(zhuǎn)換模式下，irigb碼解碼器基于第一irigb碼信號(hào)進(jìn)行解碼得到第一時(shí)間信息并寫入時(shí)間寄存器；時(shí)間補(bǔ)償模塊根據(jù)解碼時(shí)間確定第一補(bǔ)償時(shí)間；時(shí)間寄存器根據(jù)第一補(bǔ)償時(shí)間對(duì)第一時(shí)間信息進(jìn)行補(bǔ)償；tsn網(wǎng)卡將補(bǔ)償后的第一時(shí)間信息封裝在第一時(shí)間同步報(bào)文中，并發(fā)送至?xí)r間敏感網(wǎng)絡(luò)，以使tsn交換機(jī)和變電站的第一終端設(shè)備根據(jù)補(bǔ)償后的第一時(shí)間信息進(jìn)行時(shí)間同步，如此，可以通過irigb碼實(shí)現(xiàn)在變電站時(shí)間敏感網(wǎng)絡(luò)的時(shí)間同步，可以提高時(shí)間同步的精確度。

3、然而，在實(shí)際應(yīng)用中，tsn網(wǎng)絡(luò)的時(shí)間同步機(jī)制仍面臨諸多挑戰(zhàn)。首先，機(jī)載設(shè)備網(wǎng)絡(luò)需要與其他系統(tǒng)保持高精度時(shí)間同步，尤其是在兩個(gè)相距較遠(yuǎn)的系統(tǒng)之間建立授時(shí)同步時(shí)，通常依賴于外部授時(shí)時(shí)鐘源（如gps、北斗、銣鐘等）。然而，當(dāng)授時(shí)時(shí)鐘設(shè)備發(fā)生故障無法輸出主時(shí)鐘時(shí)，機(jī)載設(shè)備網(wǎng)絡(luò)將與其他系統(tǒng)失去同步關(guān)系，導(dǎo)致通信數(shù)據(jù)負(fù)載中的各類傳感參數(shù)及控制命令信號(hào)發(fā)生傳輸錯(cuò)誤，進(jìn)而引發(fā)飛行事故。其次，在與外部系統(tǒng)進(jìn)行時(shí)間同步時(shí)，若出現(xiàn)時(shí)鐘階躍跳變，會(huì)導(dǎo)致局域網(wǎng)內(nèi)或與外部網(wǎng)絡(luò)之間的實(shí)時(shí)數(shù)據(jù)傳輸出現(xiàn)時(shí)間紊亂，造成數(shù)據(jù)傳輸錯(cuò)誤和系統(tǒng)控制抖動(dòng)。此外，當(dāng)本地tsn網(wǎng)絡(luò)系統(tǒng)需要與其他不同時(shí)鐘源的網(wǎng)絡(luò)系統(tǒng)建立同步關(guān)系時(shí)，傳統(tǒng)方法需要更換本地時(shí)鐘設(shè)備并重新設(shè)計(jì)tsn主設(shè)備的處理器軟件，這不僅增加了硬件成本，還顯著提高了人力投入和技術(shù)復(fù)雜度。

4、為了解決上述問題，亟需一種能夠靈活應(yīng)對(duì)時(shí)鐘源故障、時(shí)鐘跳變以及多時(shí)鐘源切換的技術(shù)方案。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)及方法，以解決上述背景技術(shù)中提到的問題。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，包括b碼時(shí)間解析模塊、時(shí)鐘同步控制模塊、粗細(xì)校準(zhǔn)模塊、參數(shù)配置模塊和跳變檢測模塊；所述b碼時(shí)間解析模塊用于接收并解析外部b碼信號(hào)，提取精確的時(shí)間信息；所述時(shí)鐘同步控制模塊用于根據(jù)解析后的時(shí)間信息動(dòng)態(tài)調(diào)整tsn網(wǎng)絡(luò)系統(tǒng)的主時(shí)鐘；所述粗細(xì)校準(zhǔn)模塊用于選擇性地將b碼時(shí)間融入當(dāng)前網(wǎng)絡(luò)時(shí)間，支持快速或平穩(wěn)的同步模式；所述參數(shù)配置模塊用于通過多種接口靈活設(shè)置同步參數(shù)；所述跳變檢測模塊用于實(shí)時(shí)監(jiān)測時(shí)鐘域的變化，并在異常情況下觸發(fā)切換至b碼時(shí)間源。

3、作為本發(fā)明的進(jìn)一步方案，所述粗細(xì)校準(zhǔn)模塊包括頻率校準(zhǔn)單元；所述頻率校準(zhǔn)單元用于根據(jù)b碼時(shí)間與當(dāng)前網(wǎng)絡(luò)時(shí)間的偏差量，采用頻率累加算法逐步調(diào)整網(wǎng)絡(luò)時(shí)間，公式如下：

4、；

5、其中，表示新的時(shí)鐘頻率，為當(dāng)前網(wǎng)絡(luò)時(shí)鐘頻率，為頻率校準(zhǔn)步進(jìn)值，為校準(zhǔn)衰減系數(shù)，為校準(zhǔn)時(shí)間間隔。

6、作為本發(fā)明的進(jìn)一步方案，所述粗細(xì)校準(zhǔn)模塊還包括時(shí)間格式轉(zhuǎn)換單元；所述時(shí)間格式轉(zhuǎn)換單元用于在粗校準(zhǔn)模式下，將b碼時(shí)間直接轉(zhuǎn)換為tsn網(wǎng)絡(luò)主時(shí)鐘格式，公式如下：；

7、其中，表示同步后的時(shí)間值，為b碼時(shí)間，為本地網(wǎng)絡(luò)時(shí)間，為時(shí)間融合系數(shù)，取值范圍為0到1之間。

8、作為本發(fā)明的進(jìn)一步方案，所述參數(shù)配置模塊包括多接口適配單元；所述多接口適配單元用于通過串口、pcie總線或網(wǎng)口動(dòng)態(tài)更新同步參數(shù)表中的關(guān)鍵參數(shù)，公式如下：；

9、其中，表示更新后的參數(shù)值，為默認(rèn)參數(shù)值，為參數(shù)調(diào)整權(quán)重，為輸入?yún)?shù)變化量。

10、作為本發(fā)明的進(jìn)一步方案，所述跳變檢測模塊包括時(shí)鐘階躍分析單元；所述時(shí)鐘階躍分析單元用于檢測時(shí)鐘域的階躍變化，并計(jì)算階躍幅度是否超過預(yù)設(shè)閾值，公式如下：

11、；

12、其中，表示是否觸發(fā)階躍報(bào)警，為當(dāng)前時(shí)鐘值，為前一時(shí)鐘值，為階躍變化閾值。

13、作為本發(fā)明的進(jìn)一步方案，所述時(shí)鐘同步控制模塊包括時(shí)鐘源切換單元；所述時(shí)鐘源切換單元用于在主時(shí)鐘源失效或階躍跳變時(shí)，自動(dòng)切換至b碼時(shí)間源，公式如下：

14、；

15、其中，表示當(dāng)前使用的時(shí)鐘源，是由跳變檢測模塊提供的階躍報(bào)警標(biāo)志，為主時(shí)鐘源的狀態(tài)標(biāo)志。

16、作為本發(fā)明的進(jìn)一步方案，所述時(shí)間平滑過渡單元用于在切換時(shí)鐘源時(shí)，通過插值算法減少時(shí)間抖動(dòng)，公式如下：

17、；

18、其中，表示平滑后的時(shí)間值，為原時(shí)間值，為新時(shí)間值，為平滑系數(shù)，取值范圍為0到1之間。

19、作為本發(fā)明的進(jìn)一步方案，所述頻率校準(zhǔn)單元進(jìn)一步引入噪聲抑制機(jī)制，具體計(jì)算公式為：

20、；

21、其中，表示濾波后的頻率值，原始頻率值，為噪聲抑制因子，為噪聲強(qiáng)度，通過卡爾曼濾波器動(dòng)態(tài)估計(jì)。

22、作為本發(fā)明的進(jìn)一步方案，所述時(shí)鐘源切換單元進(jìn)一步優(yōu)化切換策略，引入切換代價(jià)評(píng)估模型，具體計(jì)算公式為：

23、；

24、其中，表示切換代價(jià)，為時(shí)間偏差量，為頻率偏差量，為切換能耗，,,為權(quán)重系數(shù)。

25、還公開了一種基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步方法，其特征在于，包括以下步驟：

26、步驟s1：接收外部b碼信號(hào)，解析并提取精確的時(shí)間信息；

27、步驟s2：基于解析后的b碼時(shí)間信息，動(dòng)態(tài)調(diào)整tsn網(wǎng)絡(luò)系統(tǒng)的主時(shí)鐘頻率與時(shí)間值；

28、步驟s3：選擇性地將b碼時(shí)間與當(dāng)前網(wǎng)絡(luò)時(shí)間進(jìn)行融合，通過粗校準(zhǔn)模式或細(xì)校準(zhǔn)模式實(shí)現(xiàn)同步，

29、步驟s4：通過串口、pcie總線或網(wǎng)口動(dòng)態(tài)配置同步參數(shù)，包括頻率校準(zhǔn)步進(jìn)值、時(shí)間融合系數(shù)及階躍變化閾值；

30、步驟s5：實(shí)時(shí)監(jiān)測時(shí)鐘域的階躍變化，若檢測到主時(shí)鐘源失效或階躍幅度超過預(yù)設(shè)閾值，則觸發(fā)切換至b碼時(shí)間源；

31、步驟s6：在切換時(shí)鐘源時(shí)，采用插值算法平滑過渡時(shí)間值，以減少時(shí)間抖動(dòng)。

32、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：該系統(tǒng)在現(xiàn)有tsn網(wǎng)絡(luò)同步時(shí)間的基礎(chǔ)上，引入了b碼時(shí)間作為備用同步源，當(dāng)現(xiàn)有網(wǎng)絡(luò)同步時(shí)間源出現(xiàn)故障或較大跳變時(shí)，能夠快速切換至b碼時(shí)間，避免本地局域網(wǎng)與其他系統(tǒng)網(wǎng)絡(luò)之間丟失同步關(guān)系。同時(shí)，該系統(tǒng)支持粗校準(zhǔn)和細(xì)校準(zhǔn)兩種同步模式，可根據(jù)實(shí)際需求選擇快速同步或平滑融入當(dāng)前網(wǎng)絡(luò)時(shí)間的方式，從而減少實(shí)時(shí)通信數(shù)據(jù)的混亂風(fēng)險(xiǎn)。此外，系統(tǒng)還支持靈活配置，可通過串口、pcie總線或網(wǎng)口等方式調(diào)整關(guān)鍵參數(shù)，進(jìn)一步增強(qiáng)了系統(tǒng)的適應(yīng)性和兼容性。這一創(chuàng)新設(shè)計(jì)不僅提升了tsn網(wǎng)絡(luò)在復(fù)雜環(huán)境下的可靠性與穩(wěn)定性，還為更大規(guī)模網(wǎng)絡(luò)系統(tǒng)的高精度時(shí)間同步提供了技術(shù)支持，有效解決了主時(shí)鐘源故障或階躍跳變導(dǎo)致的同步丟失問題，顯著提升了tsn網(wǎng)絡(luò)系統(tǒng)的可靠性。其次，結(jié)合粗細(xì)校準(zhǔn)模式，兼顧了快速同步與平穩(wěn)過渡的需求，減少了對(duì)實(shí)時(shí)通信的影響。再次，通過靈活的參數(shù)配置和智能切換策略，支持多種時(shí)鐘源的無縫對(duì)接，擴(kuò)展了系統(tǒng)的適用范圍。此外，采用頻率校準(zhǔn)和噪聲抑制算法，提高了時(shí)間同步的精度和穩(wěn)定性，該方法適用于航空電子、工業(yè)自動(dòng)化等高精度時(shí)間敏感場景，具有重要的實(shí)用價(jià)值和推廣前景。