本申請涉及存儲器，特別是涉及一種存儲芯片和半導(dǎo)體測試系統(tǒng)。
背景技術(shù)：
1、存儲芯片是一種用來存放程序和數(shù)據(jù)的集成電路，可以包括sram（靜態(tài)隨機(jī)存取存儲器）、dram（動態(tài)隨機(jī)存儲器）、只讀存儲器、閃存等，隨著存儲芯片的應(yīng)用領(lǐng)域越來越多，用戶和生產(chǎn)方對存儲芯片的性能要求也越來越高。然而，對存儲芯片進(jìn)行讀寫性能測試很麻煩，由于sram等的速度非?？?，測試中需要精確控制時序，以確保數(shù)據(jù)的正確讀取和寫入，這涉及控制地址、數(shù)據(jù)總線以及讀/寫信號的時序等問題。另外，在面對不同的測試場景和需求下，存儲芯片還可能會因為測試設(shè)備限制測試工作模式，比如影響高頻測試等。傳統(tǒng)技術(shù)中，存儲芯片難以應(yīng)對不同的測試場景需求，存在準(zhǔn)確性、兼容性和靈活性較差的問題。
技術(shù)實現(xiàn)思路
1、基于此，有必要針對上述技術(shù)問題，提供一種能夠應(yīng)對不同的測試場景需求，并提高準(zhǔn)確性、兼容性和靈活性的存儲芯片和半導(dǎo)體測試系統(tǒng)。
2、第一個方面，本申請?zhí)峁┝艘环N存儲芯片，所述存儲芯片包括時鐘選擇器、配置選擇器、片上時鐘源以及存儲模塊；其中：
3、所述時鐘選擇器用于基于接收的信號，在外部的輸入時鐘信號和所述片上時鐘源生成的片上時鐘信號中確定所述存儲芯片的工作時鐘信號；
4、所述配置選擇器用于基于接收的信號，對所述片上時鐘源和/或所述存儲模塊進(jìn)行設(shè)置；
5、所述片上時鐘源用于基于所述配置選擇器的設(shè)置生成至少一個片上時鐘信號；
6、所述存儲模塊用于基于接收的信號和工作時鐘信號進(jìn)行寫入數(shù)據(jù)和/或讀取數(shù)據(jù)。
7、在其中一個實施例中，所述接收的信號包括數(shù)據(jù)信號、地址信號和控制信號；
8、所述存儲芯片還包括數(shù)據(jù)焊盤、地址焊盤和控制焊盤，用于作為外部接口分別傳輸數(shù)據(jù)信號、地址信號和控制信號。
9、在其中一個實施例中，所述控制信號包括輸入時鐘信號和時鐘選擇信號；
10、當(dāng)所述時鐘選擇信號為采用外部時鐘時，所述時鐘選擇器用于接收所述輸入時鐘信號，并將所述輸入時鐘信號作為所述存儲芯片的工作時鐘信號。
11、在其中一個實施例中，所述控制信號還包括時鐘輸出信號；
12、當(dāng)所述時鐘選擇信號為采用內(nèi)部時鐘時，所述時鐘選擇器用于接收所述片上時鐘源生成的片上時鐘信號，并將所述片上時鐘信號作為所述存儲芯片的工作時鐘信號；
13、所述工作時鐘信號還用于作為所述時鐘輸出信號輸出至外部設(shè)備。
14、在其中一個實施例中，所述控制信號還包括配置選擇信號和配置輸入信號；
15、當(dāng)所述配置選擇信號為采用輸入配置時，所述配置選擇器基于所述配置輸入信號，對所述片上時鐘源和/或存儲模塊進(jìn)行配置。
16、在其中一個實施例中，所述控制信號還包括配置協(xié)議信號；
17、所述存儲芯片還包括配置寄存器，用于存儲預(yù)設(shè)的配置信息；
18、當(dāng)所述配置選擇信號為采用內(nèi)部配置時，所述配置寄存器用于接收所述配置協(xié)議信號，并將所述配置信息傳輸至所述配置選擇器；所述配置選擇器用于基于所述配置信息，對所述片上時鐘源和/或存儲模塊進(jìn)行配置。
19、在其中一個實施例中，所述存儲模塊包括時序平衡模塊和多個存儲庫，所述時序平衡模塊分別與多個所述存儲庫連接；
20、所述時序平衡模塊，用于接收工作時鐘信號，并基于延時參數(shù)對所述工作時鐘信號進(jìn)行延時補(bǔ)償后傳輸給所述存儲庫；
21、所述配置選擇器還包括延時配置模塊，所述延時配置模塊用于基于接收的信號，對所述時序平衡模塊的延時參數(shù)進(jìn)行配置。
22、在其中一個實施例中，所述存儲庫包括多個存儲庫單元；
23、所述時序平衡模塊包括延時主體模塊和至少一個延時調(diào)節(jié)模塊，所述延時調(diào)節(jié)模塊與所述延時主體模塊的輸出端連接，其中：
24、所述延時主體模塊，用于對輸入的工作時鐘信號延時第一時間后，輸出第一信號；
25、所述延時調(diào)節(jié)模塊，用于根據(jù)延時需求接收對應(yīng)的延時參數(shù)，并對第一信號延時第二時間后，向多個所述存儲庫單元輸出第二信號；
26、所述延時調(diào)節(jié)模塊與多個所述存儲庫單元之間的切比雪夫距離或者歐氏距離相等。
27、在其中一個實施例中，所述片上時鐘源包括時鐘調(diào)整器和多個片上時鐘生成器，不同的所述片上時鐘生成器生成不同頻率的時鐘信號；
28、基于所述配置選擇器，從所述多個片上時鐘生成器中確定目標(biāo)時鐘生成器，將所述目標(biāo)時鐘生成器生成的時鐘信號輸出至所述時鐘調(diào)整器；
29、所述時鐘調(diào)整器基于控制信號對目標(biāo)片上時鐘生成器生成的時鐘信號進(jìn)行微調(diào)，得到所述控制信號對應(yīng)的微調(diào)后的時鐘信號，以作為最終的時鐘信號。
30、第二個方面，本申請?zhí)峁┝艘环N半導(dǎo)體測試系統(tǒng)，包括測試設(shè)備和如上第一方面所述的存儲芯片。
31、上述存儲芯片和半導(dǎo)體測試系統(tǒng)，通過時鐘選擇器基于接收的信號，在外部的輸入時鐘信號和所述片上時鐘源生成的片上時鐘信號中確定所述存儲芯片的工作時鐘信號；配置選擇器基于接收的信號，對所述片上時鐘源和/或所述存儲模塊進(jìn)行設(shè)置；片上時鐘源基于所述配置選擇器的設(shè)置生成至少一個片上時鐘信號；存儲模塊基于接收的信號和工作時鐘信號進(jìn)行寫入數(shù)據(jù)和/或讀取數(shù)據(jù)，存儲芯片可以進(jìn)行外部時鐘信號和片上時鐘信號的靈活切換，實現(xiàn)動態(tài)配置和多模式兼容，使得存儲芯片能夠適應(yīng)于多種不同測試場景，實現(xiàn)不同測試工作場景下精確的時序控制，從而達(dá)到提高準(zhǔn)確性、兼容性和靈活性的效果。
1.一種存儲芯片，其特征在于，所述存儲芯片包括時鐘選擇器、配置選擇器、片上時鐘源以及存儲模塊；其中：
2.根據(jù)權(quán)利要求1所述的存儲芯片，其特征在于，所述接收的信號包括數(shù)據(jù)信號、地址信號和控制信號；
3.根據(jù)權(quán)利要求2所述的存儲芯片，其特征在于，所述控制信號包括輸入時鐘信號和時鐘選擇信號；
4.根據(jù)權(quán)利要求3所述的存儲芯片，其特征在于，所述控制信號還包括時鐘輸出信號；
5.根據(jù)權(quán)利要求2所述的存儲芯片，其特征在于，所述控制信號還包括配置選擇信號和配置輸入信號；
6.根據(jù)權(quán)利要求5所述的存儲芯片，其特征在于，所述控制信號還包括配置協(xié)議信號；
7.根據(jù)權(quán)利要求1所述的存儲芯片，其特征在于，所述存儲模塊包括時序平衡模塊和多個存儲庫，所述時序平衡模塊分別與多個所述存儲庫連接；
8.根據(jù)權(quán)利要求7所述的存儲芯片，其特征在于，所述存儲庫包括多個存儲庫單元；
9.根據(jù)權(quán)利要求1所述的存儲芯片，其特征在于，所述片上時鐘源包括時鐘調(diào)整器和多個片上時鐘生成器，不同的所述片上時鐘生成器生成不同頻率的時鐘信號；
10.一種半導(dǎo)體測試系統(tǒng)，其特征在于，包括測試設(shè)備和如權(quán)利要求1至權(quán)利要求9中任一項所述的存儲芯片。